电子工程师超全面试攻略

说今年的就业形势不好，电子工程师找工作难，可身边有的朋友还是能在这种情况下找到适合自己的工作，每次面试都拿到了offer！他们究竟是如何做到的呢？原来他们准备的比较充足，作为电子工程师面试前需要准备什么内容呢？今天就来分享给大家！

1. 基础篇(主观题)

1、你认为你从事研发工作有哪些特点?

2、说出你的最大弱点及改进方法?

3、说出你的理想，你想达到的目标?你认为自己五(或十年)以后会怎么样?

4、请谈谈对一个系统设计的总体思路。针对这个思路，你觉得应该具备哪些方面的知识?

5、描述过去一年中您参与的最具挑战性的工程项目，你觉得项目的挑战点是什么?

6. 你如何与最新的技术保持同步?

2. 专业问题篇

1、同步电路和异步电路的区别是什么?

同步电路：存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源，因而所有触发器的状态的变化都与所加的时钟脉冲信号同步。

异步电路：电路没有统一的时钟，有些触发器的时钟输入端与时钟脉冲源相连，这有这些触发器的状态变化与时钟脉冲同步，而其他的触发器的状态变化不与时钟脉冲同步。

2、什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求?

将两个门电路的输出端并联以实现与逻辑的功能成为线与。在硬件上，要用OC门来实现，同时在输出端口加一个上拉电阻。由于不用OC门可能使灌电流过大，而烧坏逻辑门。

3、解释setup和hold time violation，画图说明，并说明解决办法。

Setup/hold time是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器的时钟信号上升沿到来以前，数据稳定不变的时间。

输入信号应提前时钟上升沿(如上升沿有效)T时间到达芯片，这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。

保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。如果hold time不够，数据同样不能被打入触发器。

建立时间(Setup Time)和保持时间(Hold time)。建立时间是指在时钟边沿前，数据信号需要保持不变的时间。

保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。

如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时间，那么超过量就分别被称为建立时间裕量和保持时间裕量。

4、什么是竞争与冒险现象?怎样判断?如何消除?

在组合逻辑中，由于门的输入信号通路中经过了不同的延时，导致到达该门的时间不一致叫竞争。

产生毛刺叫冒险。判断方法：代数法、图形法(是否有相切的卡诺圈)、表格法(真值表)。如果布尔式中有相反的信号则可能产生竞争和冒险现象。

冒险分为偏“1”冒险和偏“0”冒险

解决方法：一是添加布尔式的消去项;二是在芯片外部加电容;三是加入选通信号。

5、名词解释：SRAM、SSRAM、SDRAM。

SSRAM的所有访问都在时钟的上升/下降沿启动。地址、数据输入和其它控制信号均于时钟信号相关。这一点与异步SRAM不同，异步SRAM的访问独立于时钟，数据输入和输出都由地址的变化控制。SDRAM：Synchronous DRAM同步动态随机存储器。

6、FPGA和ASIC的概念，他们的区别。

答案：FPGA是可编程ASIC。ASIC:专用集成电路，它是面向专门用途的电路，专门为一个用户设计和制造的。根据一个用户的特定要求，能以低研制成本，短、交货周期供货的全定制，半定制集成电路。

与门阵列等其它ASIC(Application Specific IC)相比，它们又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点。

7、单片机上电后没有运转，首先要检查什么?

a、首先应该确认电源电压是否正常。用电压表测量接地引脚跟电源引脚之间的电压，看是否是电源电压，例如常用的5V。

b、接下来就是检查复位引脚电压是否正常。分别测量按下复位按钮和放开复位按钮的电压值，看是否正确。

c、然后再检查晶振是否起振了，一般用示波器来看晶振引脚的波形;经过上面几点的检查，一般即可排除故障了。

如果系统不稳定的话，有时是因为电源滤波不好导致的。在单片机的电源引脚跟地引脚之间接上一个0.1uF的电容会有所改善。如果电源没有滤波电容的话，则需要再接一个更大滤波电容，例如220uF的。遇到系统不稳定时，就可以并上电容试试(越靠近芯片越好)。

8、什么是同步逻辑和异步逻辑?

同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。

9、你知道那些常用逻辑电平?TTL与COMS电平可以直接互连吗?

常用逻辑电平：12V，5V，3.3V;TTL和CMOS不可以直接互连，由于TTL是在0.3-3.6V之间，而CMOS则是有在12V的有在5V的。CMOS输出接到TTL是可以直接互连。TTL接到CMOS需要在输出端口加一上拉电阻接到5V或者12V。

10、如何解决亚稳态。

答：亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。当一个触发器进入亚稳态时，既无法预测该单元的输出电平，也无法预测何时输出才能稳定在某个正确的电平上。

在亚稳态期间，触发器输出一些中间级电平，或者可能处于振荡状态，并且这种无用的输出电平可以沿信号通道上的各个触发器级联式传播下去。

解决方法主要有：

(1) 降低系统时钟;

(2) 用反应更快的触发器(FF)，锁存器(LATCH);

(3) 引入同步机制，防止亚稳态传播;

(4) 改善时钟质量，用边沿变化快速的时钟信号;

(5) 使用工艺好、时钟周期裕量大的器件。

11、锁存器、触发器、寄存器三者的区别。

触发器：能够存储一位二值信号的基本单元电路统称为“触发器”。

锁存器：一位触发器只能传送或存储一位数据，而在实际工作中往往希望一次传送或存储多位数据。为此可把多个触发器的时钟输入端CP连接起来，用一个公共的控制信号来控制，而各个数据端口仍然是各处独立地接收数据。这样所构成的能一次传送或存储多位数据的电路就称为“锁存器”。

寄存器：在实际的数字系统中，通常把能够用来存储一组二进制代码的同步时序逻辑电路称为寄存器。由于触发器内有记忆功能，因此利用触发器可以方便地构成寄存器。由于一个触发器能够存储一位二进制码，所以把n个触发器的时钟端口连接起来就能构成一个存储 n位二进制码的寄存器。

区别：从寄存数据的角度来年，寄存器和锁存器的功能是相同的，它们的区别在于寄存器是同步时钟控制，而锁存器是电位信号控制。

可见，寄存器和锁存器具有不同的应用场合，取决于控制方式以及控制信号和数据信号之间的时间关系：若数据信号有效一定滞后于控制信号有效，则只能使用锁存器;若数据信号提前于控制信号到达并且要求同步操作，则可用寄存器来存放数据。

12、IC设计中同步复位与异步复位的区别：

异步复位是不受时钟影响的，在一个芯片系统初始化(或者说上电)的时候需要这么一个全局的信号来对整个芯片进行整体的复位，到一个初始的确定状态。而同步复位需要在时钟沿来临的时候才会对整个系统进行复位。

13、多时域设计中,如何处理信号跨时域?

不同的时钟域之间信号通信时需要进行同步处理，这样可以防止新时钟域中第一级触发器的亚稳态信号对下级逻辑造成影响，其中对于单个控制信号可以用两级同步器，如电平、边沿检测和脉冲，对多位信号可以用FIFO,双口RAM，握手信号等。

跨时域的信号要经过同步器同步，防止亚稳态传播。例如：时钟域1中的一个信号，要送到时钟域2，那么在这个信号送到时钟域2之前，要先经过时钟域2的同步器同步后，才能进入时钟域2。

这个同步器就是两级d触发器，其时钟为时钟域2的时钟。这样做是怕时钟域1中的这个信号，可能不满足时钟域2中触发器的建立保持时间，而产生亚稳态，因为它们之间没有必然关系，是异步的。

这样做只能防止亚稳态传播，但不能保证采进来的数据的正确性。所以通常只同步很少位数的信号。比如控制信号，或地址。当同步的是地址时，一般该地址应采用格雷码，因为格雷码每次只变一位，相当于每次只有一个同步器在起作用，这样可以降低出错概率，象异步FIFO的设计中，比较读写地址的大小时，就是用这种方法。

如果两个时钟域之间传送大量的数据，可以用异步FIFO来解决问题。

我们可以在跨越ClockDomain时加上一个低电平使能的LockupLatch以确保Timing能正确无误。

14、给了reg的setup,hold时间,求中间组合逻辑的delay范围。

Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器的时钟信号上升沿到来以前，数据稳定不变的时间。

输入信号应提前时钟上升沿(如上升沿有效)T时间到达芯片，这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。

保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。时hold time不够，数据同样不能被打入触发器。即delay

15、时钟周期为T,触发器D1的建立时间最大为T1max,最小为T1min.组合逻辑电路最大延 迟为T2max,最小为T2min.问,触发器D2的建立时间T3和保持时间应满足什么条件.

建立时间(setup time)是指在触发器的时钟信号上升沿到来以前，数据稳定不变的时间，如果建立时间不够，数据将不能在这个时钟上升沿被打入触发器;保持时间(hold time)是指在触发器的时钟信号上升沿到来以后，数据稳定不变的时间，如果保持时间不够，数据同样不能被打入触发器。

Tffpd：触发器输出的响应时间，也就是触发器的输出在clk时钟上升沿到来之后多长的时间内发生变化并且稳定，也可以理解为触发器的输出延时。

Tcomb：触发器的输出经过组合逻辑所需要的时间，也就是题目中的组合逻辑延迟。Tsetup：建立时间Thold：保持时间Tclk：时钟周期

建立时间容限：相当于保护时间，这里要求建立时间容限大于等于0。保持时间容限：保持时间容限也要求大于等于0。

16、说说静态、动态时序模拟的优缺点。

静态时序分析是采用穷尽分析方法来提取出整个电路存在的所有时序路径，计算信号在这些路径上的传播延时，检查信号的建立和保持时间是否满足时序要求，通过 对最大路径延时和最小路径延时的分析，找出违背时序约束的错误。

它不需要输入向量就能穷尽所有的路径，且运行速度很快、占用内存较少，不仅可以对芯片设计 进行全面的时序功能检查，而且还可利用时序分析的结果来优化设计，因此静态时序分析已经越来越多地被用到数字集成电路设计的验证中。

动态时序模拟就是通常的仿真，因为不可能产生完备的测试向量，覆盖门级网表中的每一条路径。因此在动态时序分析中，无法暴露一些路径上可能存在的时序问题。

17、LATCH和DFF的概念和区别是什么？

概念：

电平敏感的存储器件称为锁存器;分高电平锁存器和低电平锁存器，用于不同时钟间的同步。

有交叉耦合的门构成的双稳态存储器件称为触发器，分为上升沿触发和下降沿触发，可认为是两个不同电平敏感的锁存器串联而成，前一个锁存器决定了触发器的建立时间，后一个锁存器决定了触发器的保持时间。

区别：

(1)latch由电平触发，非同步控制。在使能信号有效时latch相当于通路，在使能信号无效时latch保持输出状态。DFF由时钟沿触发，同步控制。

(2)latch容易产生毛刺(glitch)，DFF则不易产生毛刺。

(3)如果使用门电路来搭建latch和DFF，则latch消耗的门资源比DFF要少，这是latch比DFF优越的地方。所以，在ASIC中使用 latch的集成度比DFF高，但在FPGA中正好相反，因为FPGA中没有标准的latch单元，但有DFF单元，一个LATCH需要多个LE才能实现。

(4)latch将静态时序分析变得极为复杂。

一般的设计规则是：在绝大多数设计中避免产生latch。它会让您设计的时序完蛋，并且它的隐蔽性很强，非老手不能查出。latch最大的危害在于不能过滤毛刺。这对于下一级电路是极其危险的。所以，只要能用D触发器的地方，就不用latch。

有些地方没有时钟，也只能用latch了。比如现在用一个clk接到latch的使能端(假设是高电平使能),这样需要的setup时间，就是数据在时钟的下降沿之前需要的时间，但是如果是一个DFF，那么setup时间就是在时钟的上升沿需要的时间。

这就说明如果数据晚于控制信号的情况下，只能用 latch,这种情况就是，前面所提到的latch timing borrow。基本上相当于借了一个高电平时间。也就是说，latch借的时间也是有限的。

18、latch与register的区别,为什么现在多用register.行为级描述中latch如何产生的?

Latch(锁存器)是电平触发，Register(寄存器)是边沿触发，register在同一时钟边沿触发下动作，符合同步电路的设计思想，而latch则属于异步电路设计，往往会导致时序分析困难，不适当的应用latch则会大量浪费芯片资源。

19、什么是锁相环(PLL)?锁相环的工作原理是什么?

锁相环是一种反馈电路，其作用是使得电路上的时钟和某一外部时钟的相位同步。PLL通过比较外部信号的相位和由压控晶振(VCXO)的相位来实现同步的，在比较的过程中，锁相环电路会不断根据外部信号的相位来调整本地晶振的时钟相位，直到两个信号的相位同步。

在数据采集系统中，锁相环是一种非常有用的同步技术，因为通过锁相环，可以使得不同的数据采集板卡共享同一个采样时钟。

因此，所有板卡上各自的本地80MHz和20MHz时基的相位都是同步的，从而采样时钟也是同步的。因为每块板卡的采样时钟都是同步的，所以都能严格地在同一时刻进行数据采集。

20、基本放大电路的种类及优缺点，广泛采用差分结构的原因。

基本放大电路按其接法的不同可以分为共发射极放大电路、共基极放大电路和共集电极放大电路，简称共基、共射、共集放大电路。

共射放大电路既能放大电流又能放大电压，输入电阻在三种电路中居中，输出电阻较大，频带较窄。常做为低频电压放大电路的单元电路。

共基放大电路只能放大电压不能放大电流，输入电阻小，电压放大倍数和输出电阻与共射放大电路相当，频率特性是三种接法中最好的电路。常用于宽频带放大电路。

共集放大电路只能放大电流不能放大电压，是三种接法中输入电阻最大、输出电阻最小的电路，并具有电压跟随的特点。常用于电压放大电路的输入级和输出级，在功率放大电路中也常采用射极输出的形式。

共集放大电路只能放大电流不能放大电压，是三种接法中输入电阻最大、输出电阻最小的电路，并具有电压跟随的特点。常用于电压放大电路的输入级和输出级，在功率放大电路中也常采用射极输出的形式。

华为、vivo、汇顶、科大讯飞16家电子公司面试经历

坐标hf，目的城市hf或者wh，所以找工作的重点其实还是放在wh，hf和长三角区域 ，诸如北京，珠三角以及其他区域的公司，基本没有投递。如果对于工作地点没有要求，能找的范围其实会扩大很多，可能性也更大。此外，自己主要方向是电子学，找的基本是硬件开发，嵌入式软件和FPGA ，因此本文更加适用于电子学相关盆友 。

1，在很早的时候，大概五六月份，就会有vivo的提前批，投递简历，筛选之后，会收到笔试。这个笔试难度很大，投的硬件（基带）开发，会要做大量模电的题目，可能是提前批要求比较高，外加硬件hc实在太少，虽然自我感觉还是做出来不少，但是没有进面试阶段。不过据说vivo的提前批给了大量的sp，硕士不少开到36w的，这个薪资对于校招来讲，即使是计算机行业，也算很高了。所以建议尝试，万一成功了呢？有朋友就是过的vivo提前批，最后签的也还真是vivo，不过是vivo的软开，今年vivo校招大量软开需求，还可以去杭州，不用去珠三角，很nice。就算不过，也是提前体验了一下秋招流程，还是比较有意义的 。

2，tp-link的提前批开始也很早，但是在此强调，如果不是本硕双985，而且是那种好的985，不要投递tp的开发岗，不管是提前批还是正式批，都不要投递 ！！投了也只能成为那个分母，面试机会都不会有，简历都过不了，只能成为hr的绩效。一家公司如此有名校情结，也是罕见。自己的创始人也不是双985，却有这种要求，属实奇怪。还是不缺人吧。

3，大概7.20左右参加了航空某研究所的open day，活动后直接面试，岗位主要是测控，顺利通过，立即给了offer，虽然知道自己不会去，但是卑微的应届生还是会选择签订两方协议，不过没有违约金，研究所也说随时可以毁约，只要提前告知就可以。很多研究所的open day集中在暑期，有这个意向的建议早早报名 。热门的强所的open day还是很难进的，会卡学校和专业。

4，8月初迎来了自己人生的第一次公司面试，中兴 提前批。天可怜见这是我最认真准备的一次，前一天晚上紧张到失眠。今年中兴大量招人，提前批报名可跳过笔试（虽然好像后面正式批也没笔试），简历过了后会进行测评，面试。面试来了学校，两位硬件面试官水平还是很高的，一位负责问单板，另一位负责问fpga，问的很细致，rs232电平范围，传输距离都详细问了，哈哈，我居然也答出来了，给自己点个赞！面试顺利通过，后面就收到了优先洽谈短信。到这都挺好的，后来画风突变，中兴让人很失望。比如提前批第一批是打电话面试的，简单聊个几分钟，人面都没见到，直接通过，招人不看看真人都行？就不怕接电话的不是本人？　把研究方向和B岗位毫不相关的A同学调剂到B岗位，甚至没有技术面试，这都能过？再比如我明明是偏数字电路方向，划分到了模拟射频部，真是黑人问号脸.jpg。 中兴面试我就没有见过没通过的，后来总结但凡是个硕士，能正常沟通，不是差到无可救药，基本都给通过了。后来正式签约，也是奇葩，可能是学校三方比较晚，hc剩的不多了，签约是先到先得，不是公司给你通过的人发签约短信，而是你主动去打电话给hr，然后他会让你过去谈，基本就签了。更恐怖的是，很多没有面试过的人，还可以去现场霸签！现场找技术人员聊一聊，直接签订三方！这得是多缺人啊，你这样招人进去，公司能有发展吗？管理之混乱，可见一斑。这种公司，即使名气很大，进不进去，还是三思 。而且薪资水平偏低，因为第一年没有年终，第二年开始看绩效和盈利，也等于基本没有。

5，面完中兴第二天，因为内推吧，参加了美亚光电 的面试。美亚的技术面试是去现场做试卷，试卷做完以后，面试官拿着你的试卷对你进行面试。可能因为招人不多，hf这边又有科大这样的顶级985，同时有两所211，所以美亚门槛其实不低。身边很多朋友都挂了。但是我后来总结，只要方向对口，做的东西切实符合美亚的岗位需求，自身学校和技术没有问题，还是能通过的。美亚光电是很好的公司，尤其是对电子学的学生来讲可能是整个ah省最好的公司，没有之一，稳定发展。利润率大，不怎么加班，还能学到技术 。薪资水平在hf来看也不低，今年很多都开到21w+了，不过五险一金比例太低了，这是个缺点。

6，通过美亚以后，尝试了一下IC设计岗位，投了瑞声科技。电话面试没有坚持到十分钟，也确实是没做过IC设计，只有单纯的FPGA经验，面试官也坦承不合适，面完就凉了。而且瑞声的IC部门是新成立的，估计准备自己做芯片吧，确实需要真的会的人去促进新部门发展。劝诫各位投递自己匹配的岗位，不匹配是真的没法让你通过 。

７，汇顶科技的提前批建议投递 ，可以上牛客网搜内推，应该是公司对内推有奖励，一般会有员工发内推消息。简历只要过筛选，可以跳过笔试。校招是确定需要笔试的。投的base是wh，这个研发中心刚成立，负责人是wh大学的老师，也是我的面试官。面试聊完技术，就是hr面。顺利通过以后，会邀请去附近城市参加线下交流会，报销住宿和车费。我是去wh参加的，后续报销是hr直接先把钱打给我，她自己再去走公司流程，真的是非常非常有诚意。后来也给了sp offer，薪资+餐补过了25w，问了内推师兄也说不怎么加班，还有签约费，送手机，年度旅游这些福利。汇顶正处于疯狂上升期，今年屏下指纹的普及已经让汇顶营收翻倍，市值突破千亿，因此是本人在正式签约之前的第一意向。也推荐了别的同学参加汇顶秋招面试，ta顺利通过还正式签约了。

8，因为base是hf，美亚光电面完以后只有口头承诺，所以为了保险起见，投递了兆芯电子 。这是台企子公司，规模不大，在hf高新区租了两层。去面试时候，也可能是自己去早了，不到上班时间，除了前台发了份卷子让你做，是不见hr的。等待过程中，看着公司这么小的规模，看着很多人午休直接睡在地上沙发上，讲实话是有直接走的冲动。等了很久才开始技术面，面试官问的十分细节，岗位是嵌入式软件，居然还问光路。不过主要还是考察编程能力，会现场出一道编程题，让你做或者给思路。技术面过了以后，综合面，两个面试官轮流深挖，简直疯了，什么都问，什么都要追根究底。综合面后面还有hr面，hr还让自我介绍……不是你一路带着我走流程的吗，难道你已经不认识我了？？好吧，自我介绍，谈薪资，中途还进来hr老大，估计这个级别才能谈钱吧。宣传的是20w，但是最后满打满算是18w，不过五险一金足额交。公司加班挺多，且不算钱，学到了一个词叫做责任制加班。当场给了纸质offer，拿了我就撤了，人生第一份offer吧，要求一周给回复消息，如果签两方，违约金1.2w，并且声称一定会追缴，行吧，不签了。

9，同8的理由，让师姐给内推了科大讯飞 ，没错，大名鼎鼎，ah省扛把子的科技类企业。投的硬件，讯飞的硬件成立两三年吧。第一次到讯飞，公司还是很气派的。第一轮技术面，面试官有点……高调，比如会问为什么没拿过国奖，估计他自己读书时候拿过吧。主要让自己讲项目，没问什么技术问题，感觉他对fpga不怎么了解。回来路上hr就通知第二天复试。这晚居然没睡着，不是紧张，也不是想去讯飞，就是难过……因为感觉面来面去薪资水平都差不多，25w的目标遥遥无期。第二天如约去讯飞复试，是整个硬件部门的大boss进行的，同时hr旁听也问一些非技术问题，面试官人很和蔼，技术水平还是挺高的，有聊项目，也有现场让写c语言，自己没睡好脑袋也嗡嗡的，感觉面的不好。没想到最后也过了，但是薪资很低，没到19w，确实在我预料之外，不过讯飞的重点是算法那块，资源都朝那边倾斜了，有同学搞算法，讯飞给了25w的offer，当然这是后话了。

10，中秋节过完之后，公司忽然开始紧张起来，正式秋招开始。放完假9.16，到9.23，一周之内面试了多家单位，包括：华为，思科，英特尔，比特大陆，大华，联影和美的 。

10.1 华为 一定要在简历投递截止日期之前投递，简历筛选过了以后进行笔试。软件是三道编程题，硬件是选择题，岗位用什么试卷都能搜到。我做的是硬件逻辑题，verilog和数电比较好的话，题目做起来不难。笔试过了之后，会收到测评链接。华为的测评一定要认真做 ！最好是先搜搜相关经验，因为测评不过真的刷人！会有补测机会，但是这会增加很多变数。面试在某大酒店集中进行，非常专业，现场估计有上百位面试官，整齐排成方阵，场面震撼。今年华为校招改革，增加一轮技术面，增加现场做题。等了好几个小时之后，才到我，直接手机短信让你去某号桌面试，同时等候区大屏幕显示，真的很专业，菊厂无敌。一面上来先做题，一道状态机检测序列，会有一些坑，做不出来题的基本就挂了。题目差不多做完以后，面试官给你现场改，跟你交流。然后聊项目，问一些问题，同时发散一下问问相关技术问题，我被问到了跨时钟域处理方法，格雷码之类的。一面过了，面试官直接告知，让你外出等待二面通知。如果没过，也直接会让你回去，效率很高，也很残忍。二面同样先做题，数电一道竞争冒险题，不难，但是还是需要真的会，不然做不出来。二面聊了项目，参加的比赛，主要围绕简历。过了以后是三面，这是大boss，好像也是直接给你定级定薪的环节，大boss也问了问项目，看了成绩单，聊了意向地点，有的会聊很久，我这个只聊了一会，也确实很晚了，我可能是整个海思在hf这天最后一个面试的。第二天基本就可以官网看到状态，如果是个×，那就挂了，即使走完三轮，也是会挂的，因为三面也会挂人，所以不要大意。有人以为三面是hr，就乱说话，直接没了。后面就是漫长的等待，一个多月之后才组织签约，虽然给的薪资不太满意，但因为平台和岗位的原因，还是卖身华为。

10.2 思科先是在全国组织几场思科派，我参加了hf场，顺利过了以后，拿到终面绿卡，跳过笔试，直接去部门终面。推了其他笔试面试，直奔上海。讲是终面，上来还是让做试卷，纯英文的选择题，全是电子学相关，有单板题目……然后两个技术官让你讲项目，问的很细致，考察还是比较全面的。最后部长给放段英文听力，这里崩了，我要是听力好，整个高中英语不会那么惨啊。后来就是等消息，签三方之前问了一下，得知这个部门只要一个人……好吧，凉了，上海那么多好学校的大佬看着呢。外企在国内还是走下坡路了，没有市场，没有扩张。不过思科在国内的软件业务还是不错的，叫webex什么的，做视频会议的，hf这边有分部，给学计算机的朋友能开到20k的月薪，这就非常划算了啊，想想思科可不怎么加班啊，还有一堆假期。

10.3 面思科第二天面的英特尔，明明已经在线笔试了，却还要到现场做题，题目不难，但是没考模电那些核心知识，考二极管和基尔霍夫定律分析电路环路，这我是真记不得了，大二上的电工学里面的知识，做的一般，不过还是让进面试了。面试上来就是英语，估计本来计划是纯英文，但是看我口语太菜，后来就是中英混合了，唉，外企如果英语不行，还是不要尝试了。

10.4 比特大陆是在线面试，三轮技术面，每一轮还问的很详细，主要考察单板，难度还是有的。也顺利通过了，给了offer，考虑薪资+全额的五险一金，再考虑wh地点，算是我整个校招钱最多的offer，同地区同岗位基本都比华为高，当然华为的sp15级不算。

10.5 剩下的：联影，先是很早电话面试，我记得是在讯飞一面回来以后。然后到学校来了让二面。凌晨一点多给我发的邮件，让上午九点半去面试，那天周六，我睡到了九点才醒，真的是太搞人了，急忙赶过去。面试主要就问项目，过了以后是hr面。hr很关心意向和已经通过的其他公司，也问了理想薪资，估计报的超过了他们的计划，如实讲了华为这些，后来就没消息了。大华是联影同天下午，现场也比较混乱，居然是面试官打手机让我进去，一面问了一些基础知识，答得比较好，面试官大哥很满意。二面是主管，问的比较细，正好是我没关注的点，答得一般吧。然后高潮来了，两轮技术面加起来不超过20分钟，然后等hr面忽然需要几个小时，当晚还有比特大陆视频面试，再加上搜了大华的薪资一般，后面真的不耐烦了，对hr态度较差吧，所以后来也没给offer。而且大华这个公司感觉很不自信，从一面开始到hr，都一直在问其他家公司offer，问会不会去大华。9.23是我整个秋招最后一次面试，还是因为没有hf这边的正式offer，去面了美的。美的很奇葩，研发岗的一面是无领导小组讨论，题目是设计一个适合空巢老人的洗衣机，哈哈，很逗。过了以后参加的二面，讲是技术面，全程没有问一个技术问题，真的是一个没有，就是让自己介绍，然后问想偏硬件还是软件，然后我讲软件，质疑我没有软件经验？what？实验室的电路板，都是自己往里面写程序好吗，不是像公司软硬完全分开，搞电路的不写代码。不知道什么评判标准，反正凉了，莫名其妙。薪资今年在hf能开到21w，还是涨幅较大的。不过岗位很low，没什么技术含量，单片机裸机电控，发展有限。

其他：

海康威视研究院谨慎投递，反正我的简历没过，也确实专业不对口，虽然讲不影响第二志愿，但是第二志愿在不缺人情况下根本不会被看。海康是完全没有进行什么，就没了。据我所知研究院普遍在20k以上，普通fpga是18K，硬件统一15×15，不分你是本硕华东五校，还是双非，这有点搞笑了，而且这个薪资在杭州，加班还多，真不如hf这边21w的水平，认识的同学过了硬件都没签。

大疆每年的校招很早，没提前批，但是笔试很难很难，反正我投的fpga，题目很多通信方面的，很难，加上ic设计，也只收35人大概，而且很多清北和留学的大神也投递。面试也很多轮，即使走完终面也不一定有offer。不过薪资是真的高，可能是电子学校招最高的公司，普遍在35w+。

经验总结：

1，早点想好自己想投什么岗位，最好能有目标公司，早点做准备，网上的面经也多搜一搜，还是挺重要的。

2，不要过多的担心学校，校招总的来看，只要学校不是太差，差别不大，比如211本硕和985本硕，最后签的工作没有那么大差异。很多211的硕士薪资比985找的高。相比较而言，专业还挺重要的，对口和不对口有的公司最后定级定薪会有差别。

3，面试过程中不要自曝短处，要有信心自己在工作以后可以改正这些不足。可以说自己的缺点，因为很多面试会让你自己讲缺点优点，但是不要说自己这个缺点很长时间了很难改，切记不要说懒。

4，不可避免会被问到有哪些offer了，这个问题很难回答。说没有，显得自己菜，还会被压价；说很多，小点弱点的公司就直接不给你offer了。总的来讲，就说自己实情吧，如果真的很多offer，那多一个也没用，如果有的只是通过了，但是还在录用排序，那就要直说自己不一定被录。

5，有很多公司，尤其是不太大的那种，都是宣讲会结束以后直接笔试，甚至面试，所以参加你所想去的公司的宣讲会很重要，否则可能会错过很多机会。本人没有参加一次宣讲会，错过了很多公司笔试面试，但是因为提前批有钟意offer了。没有的话，宣讲会还是要重视。

6，奖学金一定要写在简历上，公司基本都会关心一下你的成绩，论文和比赛获奖之类的，这也表明一个人的学习能力和态度。

7，秋招开始越早越好，很多提前批和内推可以不用笔试，直接面试，省去很多事。但是需要自己已经准备好了，如果还没做好准备，还是晚点吧，因为很多公司讲提前批不影响正式秋招，但最后提前批没过的，秋招基本凉了。

8，从身边同学来看，华为的实习意义不大，因为最后是和秋招一起下offer，那还不如多准备半年，参加秋招，可能表现更好，实习毕竟很麻烦，要出去待两个月。华为的优招意义也不大，但是我觉得可以投递，因为即使投了，也基本不会给面试机会。除了计算机专业……优招真的给你过了，虽然也是一直等，但是最起码心里有个底了。

作者： 狂野的牛哥， 来源：面包板社区

链接： https://www.mianbaoban.cn/blog/uid-me-3867932.html

版权声明：本文为博主原创，未经本人允许，禁止转载！

相关问答

可以。可以,现在社招、校招的都有,运输行业其实专业门槛不高。应用电子技术主要研究智能电子产品设计、质量检测、生产管理等方面基本知识和技能,进行电子产...

1、找好供应商。多上几个电子贸易网站上去找,就搜你们常用的型号就有很多了。2、一般找一家经常合作的供应商,再找一两家备用的供应商,这样你就掌握有主动权...

工厂的面试其实很简单,也特别的基础,一般就是填张表格,问些最基本的问题,有些工厂可能让你去产线看下工作环境是否能适应,再跟你谈谈大致的待遇,问你是否愿...

通信工程复试应该都是考信息与通信工程基础吧,应该就都是考这个,没错,反正天大就是考这个。。嗯嗯。。至于面试嘛,主要是通信原理和信号与系统里的...

北京的考生一般会去学校参加面试面试也就是系领导老师和你谈谈话有点应聘的感觉有专门的面试教室问问你的具体情况一般面试时间大概是10分钟笔试就不知...

1.了解所应聘公司的业务范围、产品类型、技术特点等,以及其在行业中的地位和发展情况。2.熟悉电子电器相关的基础知识和技术,如模拟电路、数字电路...

转专业面试,要体现出自己的核心竞争力,你要告诉老师你的核心竞争力是什么,为什么要选择你而不是别人。最好学一些电路分析和模电的内容,也许老师面试就问到...

1.待遇面试相对较好。2.因为东方电子是一家知名的大型企业,拥有较高的市场竞争力和资源优势,因此在待遇方面会给予员工相对较好的薪资和福利待遇。在面试过...

百度一下“面试119”啊,那里有很多电子行业面试问题,每个职位的都有。

面试不算成绩,北京电子科技学院面试通过后,如果分数符合就会被录取,如果达不到录取的分数线,就无法被录取。北京电子科技学院是一所很好的一本院校,如果分数...