[电子学报]超导单磁通量子数字电路的全加器设计与应用探索
中国科学院上海微系统与信息技术研究所,中国科学院超导电子学卓越创新中心王镇、任洁研究员团队对超导单磁通量子集成电路全加器设计展开了研究，相关成果以“超导单磁通量子数字电路的全加器设计与应用探索”（Design and Application of Full Adder in Single Flux Quantum Circuits）为题，发表在《电子学报》2023年第2期。
内容简介
超导单磁通量子（Single Flux Quantum, SFQ）数字电路是一种基于超导材料和器件的一种集成电路，电路由约瑟夫森结实现开关控制，由内部环路中有无磁通量子Ф0来标识数字逻辑“1”“0”。跟传统半导体CMOS电路相比，磁通量子的微小和量化性质显著减少了串扰的影响和功耗，其皮秒级的开关触发时间使得由它搭建的电路具有更快的工作速度和更低的功耗。正是因为这些优势，在后摩尔时代，SFQ电路在应用中有着显著的前景，可以轻松解决目前CMOS电路中超高集成度带来的散热问题和器件的工作频率极限问题。
SFQ数字电路在规模较小的时候大多采用全定制的设计方法，但随着电路集成度的逐步提升，基于标准单元库以及知识产权（Intellectual Property, IP）电路的设计方式被更多的设计者接纳和采用，成为大规模SFQ电路的新流程。同时，在SFQ工艺开发和单元库研制的过程中，IP电路也可以作为检测可靠性和稳定性的验证电路。全加器（Full Adder, FA）作为最基础的运算IP电路，是复杂运算电路例如乘法器和快速傅里叶变换计算中的重要组成部分。因此，对全加器IP电路的研究具有一定的价值，可以为大规模电路的设计起到指导作用。同时一款性能良好的全加器IP，也能保证后续设计中使用它的大规模电路的核心部分的工作稳定。
本文基于自研SIMIT Nb03工艺上开发的SFQ单元库，设计了两种类型的全加器，且实现了全加器逻辑功能和工作性能的低频与高频测试表征。其中，设计的第二种单级型全加器跟同类型的其他全加器比起，在保证了结数量和面积消耗偏小的优势下，又减少设计难度和便于灵活扩展，使得其在电路IP化使用中也具有指导意义。低频测试结果表明，两种全加器均正确工作，其中单级型全加器具备良好的工作阈值。该款全加器的高频测试显示电路最高工作频率可达22GHz。
图1 两种全加器的低频测试电路在光镜下的照片
图2 FA2高频电路功能测试图像
作者简介
杨若婷 （第一作者），女，四川成都人，中国科学院上海微系统与信息技术研究所博士，主要研究方向为超导集成电路设计与超导集成电路单元库verilog模型建立。
任洁 （通讯作者），女，江苏盐城人，现任中科院上海微系统与信息技术研究所八室副主任，研究员，博士生导师，主持了国家自然科学基金青年、重大研究计划培育等项目、中科院A类先导专项项目、上海市科技创新行动计划基础研究项目等科研项目等。主要研究方向为新型低功耗超导逻辑电路、超导模数转换电路、超导集成电路单元库、超导模拟仿真、布局布线等EDA、低温探测器高速读出等。
高小平 ，女，江苏南通人，现为中国科学院上海微系统与信息技术研究所副研级高工，主要研究方向为超导集成电路单元库开发、超导集成电路设计。
王镇 ，男，江苏扬州人，现为中国科学院上海微系统与信息技术研究所研究员，中科院超导电子学卓越创新中心首席科学家。长期从事超导电子学领域研究工作，在Science、Nature、Phys. Rev. Lett.、Nano Lett.、IEEE等期刊发表了SCI论文300余篇，申请发明专利30余件。获日本邮政大臣奖、日本文部科学大臣奖、日本超导科学技术奖、中国光学工程学会技术发明奖等。入选国家级人才项目。主要研究方向为超导薄膜与超导电子学器件物理、超导传感器与探测器、超导集成电路与量子器件。
论文信息
超导单磁通量子数字电路的全加器设计与应用探索
杨若婷, 任洁, 高小平, 王镇
电子学报,2023, 51 (2): 307-313.
DOI:10.12263/DZXB.20210014
单片机入门基础数字电路之什么是半加器，什么是全加器？
本文主要介绍半加器和全加器，通过逻辑电路和其真值表了解它们的原理，以了解单片机、CPU是怎么工作的。在进入这个主题之前，要先了解布尔逻辑和逻辑门，这对本文的阅读，或者阅读其他数字电路资料非常重要。
什么是加法器？
加法器是一种计算器，用于将两个二进制数相加。这个计算器不是指带有按钮的计算器，这是一种可以与许多其他电路集成以实现广泛应用的电路。有两种加法器：
1. 半加器
2. 全加器
半加器
在半加器和其它逻辑门的帮助下，我们可以设计能够执行简单加法的电路。
让我们先来看看一位二进制的加法。
0+0 = 0
0+1 = 1
1+0 = 1
1+1 = 10
一位二进制加法器是最小单元，上面的算式可以看到1+1=10，有2位输出。
因此，上述加法算式可以写成
0+0 = 00
0+1 = 01
1+0 = 01
1+1 = 10
这里'10'的输出'1'为进位。结果显示在下面的真值表中。
先看看实现半加器的逻辑图。
从真值表和逻辑图中可以清楚地看出，这个 1 位加法器用异或门和进位的与门实现，输出“Sum”。
对于复杂的加法，可能存在多位数相加的情况。这需要更合适的加法器来帮助——全加器 。
全加器
两个半加器电路可以实现一个全加器。第一个半加法器将用于将 A 和 B 相加以产生部分和。后一个半加法器用于将 CIN 与前一个半加法器产生的和相加，以获得最终的 S 输出。任何半加器逻辑产生进位，就会有一个输出进位。因此，COUT 将是半加器进位输出。看看下面全加器逻辑电路的实现。
这种类型的加法器比半加法器的实现稍微复杂。半加器和全加器的主要区别在于全加器具有三个输入和两个输出。前两个输入是加数“A”和 “B”，第三个输入是前面一步的运算进位CIN，如1+1=10，结果“10”中的“1”就是CIN，用于下一次相加运算的输入。
从上面的真值表和全加器逻辑图，我们可以看到，输出S是输入 A 与 B 的半加器运算结果和进位CIN的异或运算。我们还必须注意，只有当“A”,“B”“CIN”输入中的任意两个输入为高电平时，COUT 才会为真。
把全加器复杂的逻辑图抽象出来，用以下图来表示：
使用这种抽象类型的符号，我们把多个全加器组合，从前一个单元全加器输出一个进位，并将这个进位发送到下一个全加器，可以组成多位加法器。
在计算机中，对于多位运算，每个位由一个全加器表示。因此，要把4位二进制数相加，可以通过两个由4个全加器组合形成的多位加法器来完成。
上面为数字电路的加法器相关介绍，错误之处欢迎指出。
相关问答
麻烦描述下超前进位 全加器 ,_作业帮[最佳回答]加法器是产生数的和的装置.加数和被加数为输入,和数与进位为输出的装置为半加器.若加数、被加数与低位的进位数为输入,而和数与进位为输出则为全加...
数电中半加器和 全加器 的区别在哪里啊,那个低位进位和高位进...[最佳回答]半全加器区别:一个是考虑低位进位,一个是考虑高位进位高低位区别:低位就是考虑个位的进位,高位就是只考虑最高位的进位,ci记录进位你在自己在网上查...
八位并行加法器原理?加法器是数字系统中的基本逻辑器件,减法器和硬件乘法器都可由加法器来构成。多位加法器的构成有两种方式:并行进位和串行进位。并行进位加法器设有进位产生...
加法器的优点?加法器是一种用于进行加法运算的电子电路或设备。以下是加法器的一些优点:1.快速计算:加法器能够快速而准确地执行加法运算,无论是在电子电路中还是在计算机...
2位 全加器 的设计原理?全加器英语名称为full-adder,是用门电路实现两个二进制数相加并求出和的组合线路,称为一位全加器。一位全加器可以处理低位进位,并输出本位加法进位。多个一位...
全加器 有什么、什么和什么三个输入信号，以及什么和什么俩个输出信号。请在“什么”这里填空?全加器有加数A、加数B和低位进位Cn-1三个输入信号,以及加法和Sn和加法进位Cn俩个输出信号。全加器的输入端A=1、B=0、Cn-1=1.则其输出端Sn=0和Cn=1...
四位 全加器 的原理?用74LS283芯片和74LS86芯片通过拨码开关来控制高低电平作为二进制的0和1,用普通led灯来展现高低电平状态,高电平则灯亮,低电平则灯灭,通过2位的拨码开关来实...
什么是一位 全加器 ?一位全加器是一种实现一位二进制数相加并考虑低位进位的数字电路。它有三个输入端口,分别是被加数A、加数B和来自低位的进位C_in;有两个输出端口,分别是...
为什么需要半加器和 全加器 ,有什么区别?需要半加器和全加器,因为在数字电路中,加法是一种基本运算,而半加器和全加器是实现加法的重要组成部分。半加器适用于只有两位二进制数相加的情况,它能够实现...
全加器 是什么触发?全加器英语名称为full-adder,是用门电路实现两个二进制数相加并求出和的组合线路,称为一位全加器。一位全加器可以处理低位进位,并输出本位加法进位。多个一位...
